1
BỘ GIÁO DỤC& ĐÀO TẠO
TRƯỜNG ĐẠI HỌC DÂN LẬP HẢI PHÒNG
ISO 9001:2008
THIẾT KẾ HỆ THỐNG ĐO ĐỘ ẨM
ĐỒ ÁN TỐT NGHIỆP ĐẠI HỌC HỆ CHÍNH QUY
NGÀNH ĐIỆN TỬ
HẢI PHÒNG-2015
2
BỘ GIÁO DỤC& ĐÀO TẠO
TRƯỜNG ĐẠI HỌC DÂN LẬP HẢI PHÒNG
ISO 9001:2008
THIẾT KẾ HỆ THỐNG ĐO ĐỘ ẨM
ĐỒ ÁN TỐT NGHIỆP ĐẠI HỌC HỆ CHÍNH QUY
NGÀNH ĐIỆN TỬ
Sinh viên: Trần Hoàng Sơn
Ngƣời hƣớng dẫn: Th.S Nguyễn Văn Dƣơng
HẢI PHÒNG-2015
3
CỘNG HOÀ XÃ HỘI CHỦ NGHĨA VIỆT NAM
ĐỘC LẬP TỰ DO HẠNH PHÚC
—————-o0o—————–
BỘ GIÁO DỤC& ĐÀO TẠO
TRƯỜNG ĐẠI HỌC DÂN LẬP HẢI PHÒNG
NHIỆM VỤ ĐỀ TÀI TỐT NGHIỆP
Sinh viên : Trần Hoàng Sơn – mã SV: 1112103002
Lớp : ĐT 1501- Ngành Điện Tử
Tên đề tài: Thiết kế hệ thống đo độ ẩm
4
NHIỆM VỤ ĐỀ TÀI
1. Nội dung và các yêu cầu cần giải quyết trong nhiệm vụ đề tài tốt
nghiệp(về lý luận, thực tiễn, các số liệu cần tính toán và các bản vẽ).
………………………………………………………………………………………………………….
………………………………………………………………………………………………………………
………………………………………………………………………………………………………………
………………………………………………………………………………………………………………
………………………………………………………………………………………………………………
……………………………………………………………………………………………………………
………………………………………………………………………………………………………….
………………………………………………………………………………………………………………
………………………………………………………………………………………………………………
………………………………………………………………………………………………………….
………………………………………………………………………………………………………………
………………………………………………………………………………………………………………
2. Các số liệu cần thiết để thiết kế, tính toán.
………………………………………………………………………………………………………….
………………………………………………………………………………………………………………
………………………………………………………………………………………………………………
………………………………………………………………………………………………………….
………………………………………………………………………………………………………………
………………………………………………………………………………………………………………
3. Địa điểm thực tập tốt nghiệp:…………………………………………………..
………………………………………………………………………………………………………….
5
CÁC CÁN BỘ HƯỚNG DẪN ĐỀ TÀI TỐT NGHIỆP
Ngƣời hƣớng dẫn thứ 1.
Họ và tên :
Học hàm, học vị :
Cơ quan công tác
:
Nội dung hƣớng dẫn :
Nguyễn Văn Dƣơng
Thạc sĩ
Trƣờng Đại học dân lập Hải Phòng
Toàn bộ đồ án
Ngƣời hƣớng dẫn thứ 2.
Họ và tên :
Học hàm, học vị :
Cơ quan công tác
:
Nội dung hƣớng dẫn :
Đề tài tốt nghiệp đƣợc giao ngày……tháng…..năm 2015.
Yêu cầu phải hoàn thành xong trƣớc ngày……tháng……năm 2015.
Đã nhận nhiệm vụ ĐT.T.N.
Sinh viên
Trần Hoàng Sơn
Đã giao nhiệm vụ Đ.T.T.N
Cán bộ hƣớng dẫn ĐT.T.N
Th.S Nguyễn Văn Dƣơng
Hải Phòng, ngày……tháng…….năm 2015
HIỆU TRƯỞNG
GS.TS.NGƯT TRẦN HỮU NGHỊ
6
PHẦN NHẬN XÉT TÓM TẮT CỦA CÁN BỘ HƯỚNG DẪN
1. Tinh thần, thái độ của sinh viên trong quá trình làm đề tài tốt nghiệp.
……………………………………………………………………………………………………….
……………………………………………………………………………………………………….
……………………………………………………………………………………………………….
2. Đánh giá chất lƣợng của Đ.T.T.N( so với nội dung yêu cầu đã đề ra
trong nhiệm vụ Đ.T.T.N, trên các mặt lý luận thực tiễn, tính toán giá trị sử
dụng, chất lƣợng các bản vẽ…)
……………………………………………………………………………………………………….
……………………………………………………………………………………………………….
……………………………………………………………………………………………………….
……………………………………………………………………………………………………….
……………………………………………………………………………………………………….
……………………………………………………………………………………………………….
……………………………………………………………………………………………………….
3. Cho điểm của cán bộ hƣớng dẫn
(Điểm ghi bằng số và chữ)
Ngày…..tháng……năm 2015
Cán bộ hƣớng dẫn chính
(Ký và ghi rõ họ tên)
7
NHẬN XÉT ĐÁNH GIÁ CỦA NGƯỜI CHẤM PHẢN BIỆN
ĐỀ TÀI TỐT NGHIỆP
1. Đánh giá chất lƣợng đề tài tốt nghiệp về các mặt thu thập và phân tích
số liệu ban đầu, cơ sở lý luận chọn phƣơng án tối ƣu, cách tính toán chất
lƣợng thuyết minh và bản vẽ, giá trị lý luận và thực tiễn đề tài.
……………………………………………………………………………………………………….
……………………………………………………………………………………………………….
……………………………………………………………………………………………………….
……………………………………………………………………………………………………….
……………………………………………………………………………………………………….
……………………………………………………………………………………………………….
……………………………………………………………………………………………………….
……………………………………………………………………………………………………….
……………………………………………………………………………………………………….
2. Cho điểm của cán bộ chấm phản biện
( Điểm ghi bằng số và chữ)
Ngày……tháng…….năm 2015
Ngƣời chấm phản biện
(Ký và ghi rõ họ tên)
8
LỜI NÓI ĐẦU
Ngày nay, với những ứng dụng của khoa học kỹ thuật tiên tiến, thế giới của
chúng ta đã và đang ngày một thay đổi, văn minh và hiện đại hơn. Trong đó, sự
phát triển của kỹ thuật tự động hóa đã tạo ra hàng loạt những thiết bị với đặc
điểm nổi bật nhƣ độ chính xác, bảo mật cao, tốc độ nhanh, gọn nhẹ là những yếu
tố rất cần thiết cho sự tiện lợi trong cuộc sống.
Trong lĩnh vực tự động hóa hiện nay kĩ thuật vi điều khiển đã trở nên quen
thuộc, hầu hết các dây truyền tự động lớn và các sản phẩm dân dụng ta đều thấy
sự xuất hiện của vi điều khiển. Càng ngày, các họ của vi điều khiển mới càng
đƣợc các nhà sản xuất tích hợp thêm nhiều tính năng với các bộ ngoại vi đƣợc
tích hợp ngay trên chip, cùng với khả năng xử lý nhiều hoạt động phức tạp.
Chính vì vậy sẽ có nhiều thuận lợi hơn trong việc thiết kế các ứng dụng, đề tài
“Thiết kế hệ thống đo độ ẩm” của em là một trong những ứng dụng đó. Đề tài
gồm 3 phần:
Chương 1. Tổng quan về các phần tử
Chương 2. Thiết kế hệ thống đo độ ẩm
Chương 3. Phần mềm điều khiển
Trong quá trình làm đề tài, do sự hạn chế về thời gian, tài liệu và trình độ có
hạn nên không tránh khỏi thiếu sót. Em rất mong đƣợc sự đóng góp ý kiến của
các thầy cô và các bạn để đồ án tốt nghiệp của em đƣợc hoàn thiện hơn. Em xin
chân thành cảm ơn.
Hải phòng, tháng 6 năm 2015
Sinh viên thực hiện
Trần Hoàng Sơn
9
Chương 1. TỔNG QUAN VỀ CÁC PHẦN TỬ
1.1. Tổng quan về PIC 16F887A
Thông thƣờng có 4 họ vi điều khiển 8 bit chính là 6811 của Motorola, 8051
của Intel, z8 của Xilog và Pic 16 của Microchip Technology. Mỗi một loại trên
đây đều có một tập lệnh và thanh ghi riêng duy nhất, nên chúng thƣờng không
tƣơng thích lẫn nhau. Ngoài ra cũng có những bộ vi điều khiển 16 bit và 32 bit
đƣợc sản xuất bởi các hãng khác nhau. Với tất cả những bộ vi điều khiển khác
nhau thì tiêu chuẩn để lựa chọn là:
* Đáp ứng đƣợc nhu cầu tính toán của bài toán một cách hiệu quả, đầy đủ
chức năng cần thiết và thấp nhất về mặt giá thành. Trong khi phân tích các nhu
cầu của một dự án dựa trên bộ vi điều khiển chúng ta phải biết bộ vi điều khiển
nào là 8 bit, 16 bit hay 32 bit có thể đáp ứng tốt nhất nhu cầu của bài toán một
cách hiệu quả. Những tiêu chuẩn đó là:
– Tốc độ: tốc độ lớn nhất mà vi điều khiển hỗ trợ là bao nhiêu.
– Kiểu đóng vỏ: Đóng vỏ kiểu DIP 40 chân hay QFP. Đây là yêu cầu quan
trọng xét về không gian, kiểu lắp ráp và tạo mẫu thử cho sản phẩm cuối cùng.
– Công suất tiêu thụ: Điều này đặc biệt khắt khe đối với các sản phẩm dùng
pin, ắc quy.
– Dung lƣợng bộ nhớ Rom và Ram trên chíp.
– Số chân vào ra và bộ định thời trên chíp.
– Khả năng dễ dàng nâng cấp cho hiệu suất cao hoặc giảm công suất tiêu thụ.
– Giá thành cho một đơn vị: Điều này quan trọng quyết định giá thành sản
phẩm mà một bộ vi điều khiển đƣợc sử dụng.
*) Có sẵn các công cụ phát triển phần mềm nhƣ các trình biên dịch, trình
hợp ngữ và gỡ rối.
10
*) Nguồn các bộ vi điều khiển sẵn có nhiều và tin cậy. Khả năng sẵn sàng
đáp ứng về số lƣợng trong hiện tại tƣơng lai.
Hiện nay các bộ vi điều khiển 8 bit họ 8051 là có số lƣợng lớn nhất các nhà
cung cấp đa dạng nhƣ Intel, Atmel, Philip… Nhƣng về mặt tính năng và công
năng thì có thề xem PIC vƣợt trội hơn rất nhiều so với 89 với nhiều module đƣợc
tích hợp sẵn nhƣ ADC10 BIT, PWM 10 BIT, PROM 256 BYTE,
COMPARATER, VERF COMPARATER, một đặc điểm nữa là tất cả các vi điều
khiển PIC sử dụng thì đều có chuẩn PI tức chuẩn công nghiệp thay vì chuẩn PC
(chuẩn dân dụng). Ngoài ra PIC còn đƣợc rất nhiều nhà sản xuất phần mềm tạo ra
các ngôn ngữ hỗ trợ cho việc lập trình ngoài ngôn ngữ Asembly ra còn có thể sử
dụng ngôn ngữ C thì sử dụng CCSC, HTPIC hay sử dụng Basic thì có
MirkoBasic… và còn nhiều chƣơng trình khác nữa để hỗ trợ cho việc lập trình
bên cạnh ngôn ngữ kinh điển là asmbler. Nên trong đề tài này em lựa chọn sử
dụng vi điều khiển PIC làm bộ điều khiển chính, và ở đây là PIC16F887A.
1.1.1. Sơ đồ khối và bảng mô tả chức năng các chân của PIC16F887A
Hình 1.1. PIC 16F887A
11
Hình 1.2. Sơ đồ khối của PIC16F887A
Bảng mô tả chức năng các chân của PIC16F887A
Pin Name
DIP
Pin#
PLCC
Pin#
QFT
Pin#
I/O/P
Type
Buffer Type
Description
OSC1/CLKIN
13
14
30
1
ST/CMOS(4)
Đầu vào của xung dao động
thạch anh/ngõ vào xung clock
ngoại
12
OSC2/CLKOUT
1
2
18
O
–
Đầu ra của xung dao động
thạch anh. Nối với thạch anh
hay cộng hƣởng trong chế độ
dao động của thạch anh.Trong
chế độ RC, ngõ ra của chân
OSC2.
MCLR /Vpp
1
2
18
I/P
ST
Ngõ
vào
của
Master
Clear(Reset) hoặc ngõ vào điện
thế đƣợc lập trình. Chân này
cho phép tín hiệu Reset thiết bị
tác động ở mức thấp.
RA0/AN0
2
3
19
I/O
TTL
PORTA là port vào ra hai
chiều. RA0 có thể làm ngõ vào
tuơng tự thứ 0.
RA1/AN1
3
4
20 I/O
TTL
RA1 có thể làm ngõ vào
tuơng tự thứ 1
RA2/AN2/VREF –
4
5
21 I/O
TTL
RA2 có thể làm ngõ vào
tuơng tự 2 hoặc điện áp chuẩn
tƣơng tự âm.
RA3/AN3/VREF +
5
6
22
I/O
TTL
RA3 có thể làm ngõ vào
tuơng tự 3 hoặc điện áp chuẩn
tƣơng tự dƣơng.
RA4/T0CKI
6
7
23
I/O
ST
RA4 có thể làm ngõ vào
xung clock cho bộ định thời
Timer0.
RA5/ SS /AN4
7
8
24 I/O
TTL
RA5 có thể làm ngõ vào
tƣơng tự thứ 4
RB0/INT
RB1
RB2
33
34
35
36
37
38
8
9
10
I/O
I/O
I/O
TTL/ST(1)
TTL
TTL
PORTB là port hai chiều.
RB0 có thể làm chân ngắt
ngoài
RB3/PGM
36
39
11 I/O
TTL
RB3 có thể làm ngõ vào
của điện thế đƣợc lập trình ở
mức thấp.
13
RB4
RB5
RB6/PGC
RB7/PGD
37
38
39
40
41
42
43
44
14
15
16
17
I/O
I/O
I/O
I/O
TTL
TTL
TTL/ST(2)
TTL/ST(3)
Interrupt-on-change
pin.Interrupt-on-change
hoặc
In-Crcuit Debugger pin.Serial
programming clock.Interrupt-
on-change pin hoặcIn-Crcuit
Debuggerpin.Serial
programming data .
RC0/T1OSO/T1CKI
15
16
32
I/O
ST
PORTC là port vào ra hai
chiều.RC0 có thể là ngõ vào
của bộ dao động Timer1 hoặc
ngõ xung clock cho Timer1
RC1/T1OSI/CCP2
16
18
35
I/O
ST
RC1 có thể là ngõ vào của bộ
dao động Timer1 hoặc ngõ vào
Capture2/ngõ ra compare2/ngõ
vào PWM2.
RC2/CCP1
17
19
36
I/O
ST
RC2
có
thể
ngõ
vào
capture1/ngõ ra compare1/ngõ
vào PWM1
RC3/SCK/SCL
18
20
37 I/O
ST
RC3 có thể là ngõ vào xung
RC4/SDI/SDA
23
25
42
I/O
ST
Clock đồng bộ nội tiếp/ngõ ra
trong cả hai chế độ SPI và I2C
RC4 có thể là dữ liệu bên trong
SPI(chế độ SPI) hoặc dữ liệu
I/O(chế độ I 2 C).
RC5/SDO
24
26
43 I/O
ST
RC5 có thể là dữ liệu ngoài
SPI(chế độ SPI)
RC6/TX/CK
25
27
44
I/O
ST
RC6 có thể là chân truyền
không đồng bộ USART hoặc
đồng bộ với xung đồng hồ
RC7/RX/DT
26
29
1
I/O
ST
RC7 có thể là chân nhận không
đồng bộ USART hoặc đồng bộ
với dữ liệu.
RD0/PSP0
RD1/PSP1
RD2/PSP2
RD3/PSP3
RD4/PSP4
RD5/PSP5
RD6/PSP6
RD7/PSP7
19
20
21
22
27
28
29
30
21
22
23
24
30
31
32
33
38
39
40
41
2
3
4
5
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
ST/TTL(3)
ST/TTL(3)
ST/TTL(3)
ST/TTL(3)
ST/TTL(3)
ST/TTL(3)
ST/TTL(3)
ST/TTL(3)
PORTD là port vào ra hai
chiều hoặc là parallel slave port
khi giao tiếp với bus của bộ vi
xử lý.
14
RE0/ RD/AN5
8
9
25
I/O
ST/TTL(3)
PORTE là port vào ra hai
chiều.RE0 có thể điều khiển
việc đọc parrallel slave port
hoặc là ngoc vào tƣơng tự thứ
5.
RE1/WR /AN6
9
10
26
I/O
ST/TTL(3)
RE1 có thể điều khiển việc ghi
parallel slave port hoặc là ngõ
vào tƣơng tự thứ 6.
RE2/CS /AN7
10
11
27 I/O
ST/TTL(3)
RE2 có thể điều khiển việc
chọn parallel slave port hoặc là
ngõ vào tƣơng tự thứ 7
Vss
VDD
12,31
11,32
13, 34
12, 35
7, 28
6, 29
P
P
Cung cấp nguồn dƣơng cho các
mức logicvà những chân I/O.
NC
1,17,28,
40
12,13
33, 4
Những chân này không đƣợc
nối bên trong và nó đƣợc để
trống
Ghi chú: I = input; O = output; I/O = input/output; P = power
– = Not used; TTL = TTL input; ST = Schmitt Trigger input
1. Là vùng đệm có ngõ vào Trigger Schmitt khi đƣợc cấu hình nhƣ ngắt
ngoài.
2. Là vùng đệm có ngõ vào Trigger Schmitt khi đƣợc sử dụng trong chế độ 9
Serial Programming.
3. Là vùng đệm có ngõ vào Trigger Schmitt khi đƣợc cấu hình nhƣ ngõ vào
ra mục đích chung và là ngõ vào TTL khi sử dụng trong chế độ Parallel Slave
Port (cho việc giao tiếp với các bus của bộ vi xử lý).
4. Là vùng đệm có ngõ vào Trigger Schmitt khi đƣợc cấu hình trong chế độ
dao động RC và một ngõ vào CMOS khác.
1.1.2. Tổ chức bộ nhớ
Có 2 khối bộ nhớ trong các vi điều khiển họ PIC16F88X, bộ nhớ chƣơng
trình và bộ nhớ dữ liệu, với những bus riêng biệt để có thể truy cập đồng thời.
15
Hình 1.3. Ngăn xếp và bản đồ bộ nhớ chương trình PIC16F887A
1.1.2.1. Tổ chức của bộ nhớ chương trình
Các vi điều khiển họ PIC16F887A có bộ đếm chƣơng trình 13 bit có khả
năng định vị không gian bộ nhớ chƣơng trình lên đến 8Kb.Các IC PIC16F887A
có 8Kb bộ nhớ chƣơng trình FLASH, các IC PIC16F873/874 chỉ có 4 Kb.Vectơ
RESET đặt tại địa chỉ 0000h và vectơ ngắt tại địa chỉ 0004h.
1.1.2.2. Tổ chức bộ nhớ dữ liệu
Bộ nhớ dữ liệu đƣợc chia thành nhiều dãy và chứa các thanh ghi mục đích
chung và các thanh ghi chức năng đặc biệt. BIT RP1 (STATUS <6>) và RP0
(STATUS <5>) là những bit dùng để chọn các dãy thanh ghi.
RP1:RP0
Bank
00
0
01
1
10
2
11
3
16
Chiều dài của mỗi dãy là 7Fh (128 byte). Phần thấp của mỗi dãy dùng để
chứa các thanh ghi chức năng đặc biệt.Trên các thanh ghi chức năng đặc biệt là
các thanh ghi mục đích chung, có chức năng nhƣ RAM tĩnh. Thƣờng thì những
thanh ghi đặc biệt đƣợc sử dụng từ một dãy và có thể đƣợc ánh xạ vào những dãy
khác để giảm bớt đoạn mã và khả năng truy cập nhanh hơn.
1.1.2.3. Các thanh ghi mục đích chung
Các thanh ghi này có thể truy cập trực tiếp hoặc gián tiếp thông qua thanh
ghi FSG (File Select Register).
Hình 1.4. Các thanh ghi của PIC16F887A
1.1.2.4. Các thanh ghi chức năng đặc biệt
Các thanh ghi chức năng đặc biệt (Special Function Resgister) đƣợc sử dụng
bởi CPU và các bộ nhớ ngoại vi để điều khiển các hoạt động đƣợc yêu cầu của
thiết bị. Những thanh ghi này có chức năng nhƣ RAM tĩnh. Danh sách những
17
thanh ghi nay đƣợc trình bày ở bảng dƣới. Các thanh ghi chức năng đặc biệt có
thể chia thành hai loại: phần trung tâm (CPU) và phần ngoại vi.
1.1.2.5. Các thanh ghi trạng thái
Hình 1.5. Thanh ghi trạng thái (địa chỉ 03h, 83h, 103h, 183h)
Thanh ghi trạng thái chứa các trạng thái số học của bộ ALU, trạng thái
RESET và những bits chọn dãy thanh ghi cho bộ nhớ dữ liệu. Thanh ghi trạng
thái có thể là đích cho bất kì lệnh nào, giống nhƣ những thanh ghi khác. Nếu
thanh ghi trang thái là đích cho một lệnh mà ảnh hƣởng đến các cờ Z, DC hoặc C,
và sau đó những bit này sẽ đƣợc vô hiệu hoá. Những bit này có thể đặt hoặc xoá
tuỳ theo trạng thái logic của thiết bị. Hơn nữa hai bit TO và PD thì không cho
phép ghi, vì vậy kết quả của một tập lệnh mà thanh ghi trạng thái là đích có thể
khác hơn dự định. Ví dụ, CLRF STATUS sẽ soá 3 bit cao nhất và đặt bit Z. Lúc
này các bits của thanh ghi trạng thái là 000u u1uu (u = unchanged). Chỉ có các
lệnh BCF, BSF, SWAPF và MOVWF đƣợc sử dụng để thay đổi thanh ghi trạng
thái, bởi vì những lệnh này không làm ảnh hƣởng đến các bit Z, DC hoặc C từ
thanh ghi trạng thái. Đối với những lệnh khác thì không ảnh hƣởng đến những
bits trạng thái này.
18
1.1.3. Các cổng của PIC 16F887A
1.1.3.1. PORTA và thanh ghi TRISA
Hình 1.6. Sơ đồ khối của chân RA3:RA0 và RA5
19
Hình 1.7. Sơ đồ khối của chân RA4/T0CKI
1.1.3.2. PORTB và thanh ghi TRISB
PORTB có độ rộng 8 bit, là port vào ra hai chiều. Ba chân của PORTB đƣợc
đa hợp với chức năng lâp trình mức điện thế thấp (Low Voltage Programming ):
RB3/PGM, RB6/PGC và RB7/PGD. Mỗi chân của PORTB có một điện trở kéo
bên trong. Một bit điều khiển có thể mở tất cả những điện trở kéo này lên. Điều
này đƣợc thực hiện bằng cách xoá bit RBPU (OPTION_REG<7>). Những điện
trở này bị cấm khi có một Power-on Reset. Bốn chân của PORTB: RB7 đến RB4
có một ngắt để thay đổi đặc tính .Chỉ những chân đƣợc cấu hình nhƣ ngõ vào mới
có thể gây ra ngắt này. Những chân vào (RB7:RB4) đƣợc so sánh với giá trị đƣợc
chốt trƣớc đó trong lấn đọc cuối cùng của PORTB. Các kết quả không phù hợp ở
ngõ ra trên chân RB7:RB4 đƣợc OR với nhau để phát ra một ngắt Port thay đổi
RB với cờ ngắt là RBIF (INTCON<0>). Ngắt này có thể đánh thức thiết bị từ
trạng thái nghỉ (SLEEP). Trong thủ tục phục vụ ngắt ngƣời sử dụng có thể xoá
ngắt theo cách sau:
a) Đọc hoặc ghi bất kì lên PORTB. Điều này sẽ kết thúc điều kiện không hoà hợp.
b) Xoá bit cờ RBIF.
20
Hình 1.8. Sơ đồ khối các chân RB3:RB0
Hình 1.9. Sơ đồ khối các chân RB7:RB4
21
1.1.3.3. PORTC và thanh ghi TRISC
PORTC có độ rộng là 8 bit, là port hai chiều. Thanh ghi dữ liệu trực tiếp
tƣơng ứng là TRISC. Cho tất cả các bit của TRISC là 1 thì các chân tƣơng ứng ở
PORTC là ngõ vào. Cho tất cả các bit của TRISC là 0 thì các chân tƣơng ứng ở
PORTC là ngõ ra. PORTC đƣợc đa hợp với vài chức năng ngoại vi, những chân
của PORTC có đệm Trigger Schmitt ở ngõ vào. Khi bộ I2C đƣợc cho phép, chân
3 và 4 của PORTC có thể cấu hình với mức I2C bình thƣờng, hoặc với mức
SMBus bằng cách sử dụng bit CKE (SSPSTAT<6>). Khi những chức năng ngoại
vi đƣợc cho phép, chúng ta cần phải quan tâm đến việc định nghĩa các bits của
TRIS cho mỗi chân của PORTC. Một vài thiết bị ngoại vi ghi đè lên bit TRIS thì
tạo nên một chân ở ngõ ra, trong khi những thiết bị ngoại vi khác ghi đè lên bit
TRIS thì sẽ tạo nên một chân ở ngõ vào. Khi những bit TRIS ghi đè bị tác động
trong khi thiết bị ngoại vi đƣợc cho phép, những lệnh đọc thay thế ghi (BSF,
BCF, XORWF) với TRISC là nơi đến cần phải đƣợc tránh. Ngƣời sử dụng cần
phải chỉ ra vùng ngoại vi tƣơng ứng để đảm bảo cho việc đặt TRIS bit là đúng.
Hình 1.10. Sơ đồ khối của các chân RC<4:3>
22
Hình 1.11. Sơ đồ khối của các chân RC<2:0> và RC<7:5>
1.1.3.4. PORTD và thanh ghi TRISD
PORTD là port 8 bit với đệm Trigger Schmitt ở ngõ vào. Mỗi chân có thể
đƣợc cấu hình riêng lẻ nhƣ một ngõ vào hoặc ngõ ra. PORTD có thể đƣợc cấu
hình nhƣ port của bộ vi xử lý rộng 8 bit (parallel slave port) bằng cách đặt bit
điều khiển PSPMIDE (TRISE <4>). Trong chế độ này, đệm ở ngõ vào là TTL.
23
Hình 1.12. Sơ đồ khối của PORTD (trong chế độ là port I/O)
1.1.3.5. PORTE và thanh ghi TRISE
PORTE có ba chân (RE0/RD/AN5, RE1/WR/AN6, và RE2/CS/AN7) mỗi
chân đƣợc cấu hình riêng lẻ nhƣ những ngõ vào hoặc những ngõ ra. Những chân
này có đệm Trigger Schmitt ở ngõ vào. Những chân của PORTE đóng vai trò nhƣ
những ngõ vào điều khiển vào ra cho Port của vi xử lý khi bit PSPMODE (TRISE
<4>) đƣợc đặt. Trong chế độ này, ngƣời sử dụng cần phải chắc chắn rằng những
bit TRISE <2:0> đƣợc đặt, và chắc rằng những chân này đƣợc cấu hình nhƣ
những ngõ vào số. Cũng bảo đảm rằng ADCON1 đƣợc cấu hình cho vào ra số.
Trong chế độ này, những đệm ở ngõ vào là TTL.
Những chân của PORTE đƣợc đa hợp với những ngõ vào tƣơng tƣ, Khi
đƣợc chọn cho ngõ vào tƣơng tự, những chân này sẽ đọc giá trị “0”. TRISE điều
khiển hƣớng của những chân RE chỉ khi những chân này đƣợc sử dụng nhƣ
những ngõ vào tƣơng tự. Ngƣời sử dụng cần phải giữ những chân đƣợc cấu hình
nhƣ những ngõ vào khi sử dụng chúng nhƣ những ngõ vào tƣơng tự.
24
Hình 1.13. Sơ đồ khối của PORTE (trong chế độ I/O port)
1.1.4. Hoạt động cuả định thời
1.1.4.1. Bộ định thời TIMER0
Bộ định thời/bộ đếm Timer0 có các đặc tính sau:
Bộ định thời / bộ đếm 8 bit
Cho phép đọc và ghi
Bộ chia 8 bit lập trình đƣợc bằng phần mềm
Chọn xung clock nội hoặc ngoại
Ngắt khi có sự tràn từ FFh đến 00h
Chọn sƣờn cho xung clock ngoài
Sơ đồ khối của bộ định thời Timer0 và bộ chia dùng chung với WDT đƣợc
đƣa ra trong hình 1.14.
25
Hình 1.14. Sơ đồ khối của bộ định thời Timer0 và bộ chia dùng chung với
WDT
Chế độ định thời (Timer) đƣợc chọn bằng cách xoá bit T0CS
(OPTION_REG<5>). Trong chế độ định thời, bộ định thời Timer0 sẽ tăng dần
sau mồi chu kì lệnh (không có bộ chia). Nếu thanh ghi TmR0 đƣợc ghi thì sự
tăng sẽ bị ngăn lại sau hai chu kì lệnh.
Chế độ đếm (Counter) đƣợc chọn bằng cách xoá bit T0CS
(OPTION_REG<5>). Trong chế độ đếm, Timer0 sẽ tăng dần ở mỗi cạnh lên
xuống của chân RA4/T0CKI. Sự tăng sƣờn đƣợc xác định bởi bit Timer0 Source
Edge Select, T0SE (OPTION_RE<4>). Bộ chia chỉ đƣợc dùng chung qua lại giữa
bộ định thời Timer0 và bộ định thời Watchdog. Bộ chia không cho phép đọc hoặc
ghi
Ngắt Timer0
Ngắt TMR0 đƣợc phát ra khi thanh ghi TMR0 tràn từ FFh đến 00h. Sự tràn
này sẽ đặt bit T0IF (INTCON<2>). Ngắt này có thể đƣợc giấu đi bằng cách xóa
bit T0IE (INTCON<5>) . Bit T0IF cần phải đƣợc xóa trong chƣơng trình bởi thủ
tục phục vụ ngắt của bộ định thời Timer0 trƣớc khi ngắt này đƣợc cho phép lại.
Sử dụng Timer0 với xung clock ngoại
